首页
阿Q吧
>
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
2024-12-03 10:56:17
推荐回答（1个）
回答1：
我也遇到这个问题，按照上述答案写不对
最后是在ucf文件中添加 PIN "CLK75MhZ/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; 这样一句，就过了
相关问答
xilinx Implement design 时，老是提示...
xilinx中如何用generic语句实现同一模块的不同调用
在FPGA程序中，将其中一个IP核模块删除后重新生成，然后再...
FPGA中用Verilog写的一些模块，用电路图的方式连接时...
fpga调用ip核进行以太网通信的verilog怎么实现呢
使用ISE8.2对xilinx FPGA编程，为什么语法没有...
xilinx FPGA 综合 布局布线都是干了什么事情啊？
用Xilinx FPGA 13.4 做设计的时候在正确完成M...
最新问答
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
单反照相机日常如何护理？
复旦大学哲学系招理科生吗?
弹弹堂强化有什么好的技巧
意大利旅游签证被拒，为什么护照上没有受理章或拒签章
老别克君威2.5机油泵换过了为何不上机油
产后缩阴最有效的方法是什么
武林外传81集是什么意思？
什么叫教师资格证成绩保留两年？
真三国无双7猛将传里面的将星模式，怎么变更英雄啊那个l1和r1按了没反应
