首页
阿Q吧
>
verilog 中case可以几个连着一起用吗 ？？
verilog 中case可以几个连着一起用吗 ？？
2024-12-05 10:42:07
推荐回答（4个）
回答1：
不可以的吧，你在case语句里面可以嵌套(if_else)语句啊，这是可以的！！
回答2：
可以
回答3：
可以，就跟if esle 一样，你可以连着写几个if
回答4：
当然可以，MUX级联嘛
相关问答
verilog中case代码化简：怎么合并“相同操作的不同项...
verilog 中的case后有几个语句,中间加什么符号
Verilog语法中case语句是不是只执行一条语句
Verilog中，case语句是并发的么？即只会执行其中一条...
在verilog中为什么能用case语句尽量不用if语句？
verilog中若一个always里有两个case语句，那两...
verilog 中 case 分支的使用问题
verilog中case使用问题
最新问答
verilog 中case可以几个连着一起用吗 ？？
猪肝里面有大、小孔是正常的猪肝吗，可以吃吗？
log 16除以log 2等于多少?
高科电话机怎么设置
血压低是怎么回事？60-80
急，谁知道从深圳沙井客运站到广西梧州汽车站要几个小时？
中国历史上最著名的六大刺客
请给几条2011年元宵节经典搞笑短信，就那种冷笑话的？
为什么男人寂寞的时候喜欢抽烟？
怎么用ps把这张图片四周的白色区域去掉，就是只保留有颜色的部分，求详细，不要简单的说用魔棒
