首页
阿Q吧
>
求verilog hdl实现gold码发生器设计
求verilog hdl实现gold码发生器设计
2025-01-03 11:19:15
推荐回答（1个）
回答1：
法1. 按new按钮,创建verilog源文件, 把你的代码粘贴过来保存, 文件名取module名即可.
法2. 建新项目, 添加现有的源文件.
相关问答
最新问答
在同一个市里不同县转高中学籍可以转吗
深圳市华运国际物流有限公司天津分公司怎么样？
衡水至臻和邢台精英哪个学校好？
常喝牛奶和不喝牛奶的人有哪些差别？
求音乐：电视剧《公主嫁到》主题歌 自信心能目空一切......
ACCESS数据库中如何利用SQL语句实现循环修改表的目的？
陇头歌辞的作品赏析
这几个词用英文怎么翻译??
好心人，借用一下中国机械cad论坛用户名密码，非常感谢~邮箱：1484282525@qq.com
加油机组成及结构？
