首页
阿Q吧
>
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
2024-12-03 10:56:17
推荐回答（1个）
回答1：
我也遇到这个问题，按照上述答案写不对
最后是在ucf文件中添加 PIN "CLK75MhZ/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; 这样一句，就过了
相关问答
xilinx Implement design 时，老是提示...
xilinx中如何用generic语句实现同一模块的不同调用
在FPGA程序中，将其中一个IP核模块删除后重新生成，然后再...
FPGA中用Verilog写的一些模块，用电路图的方式连接时...
fpga调用ip核进行以太网通信的verilog怎么实现呢
使用ISE8.2对xilinx FPGA编程，为什么语法没有...
xilinx FPGA 综合 布局布线都是干了什么事情啊？
用Xilinx FPGA 13.4 做设计的时候在正确完成M...
最新问答
银行考试都考什么科目
征文 我爱我的祖国开头，结尾和素材
开个液体壁纸店需要投资多少钱啊？
阳历2010年3月19号出生是什么星座?
我这样的本本 可以换CPU和显卡吗？ 只要lol不卡就行 我现在玩fps一般到20已下 但是从来没有弹出
人需要每天都开心吗？
梦幻西游藏宝阁寄售角色 我去寄售角色的时候 查看自己在藏宝阁里的资料 少了我的主要召唤兽，这是怎么回事
大神们呐~~澳门的SaSa、卓越、万宁现在卖我的美丽日记是多少钱一盒？
西方雷音寺释迦摩尼佛祖 身边的各个佛，菩萨、罗汉有哪些？
什么样的纱窗好
