首页
阿Q吧
>
verilog编译出错，求指导！
verilog编译出错，求指导！
2024-12-02 16:56:32
推荐回答（2个）
回答1：
错误太多了 乱套了 输入信号不能给他赋值 信号赋值又是wire型 又是reg型 有些变量又没定义 怎一个乱子了得
回答2：
你第二个always语句里面的以一个end 挪到endcase后面就对了
相关问答
最新问答
英语里的数学用语 round to和round off 中文翻译都是“四舍五入”，他们有什么区别吗？？？
老师您好！今年想考江苏省新闻传播专业专硕，请教一下哪所大学相对好考一些？
安装电地暖多少钱电地暖安装双导发热电缆价格
我要减肥大家帮帮我
精神分裂症发病率高吗？
2008年农历3月初4晚上23点40多分出生是什么命
穷人富人就算是亲戚朋友，也很难玩在一个圈子？你周围有没有穷人富人玩在一个圈子的？
爸爸出了大半资金盖房给爷爷奶奶住，房产证是奶奶的名字，爷爷奶奶去世了，姑姑回来要房子，该怎么办
无论和什么是关联词
临川二中今年可能会有多少人考取清华北大的
