8086/8088cpu的一个基本总线周期由4个时钟周期(t1,t2,t3,t4)组成,时钟周期也称为时钟状态,即t1状态、t2状态、t3状态和t4状态。每一个时钟周期(时钟状态)内完成一些基本操作。例如:
在t1状态,cpu往数据/地址多路复用总线上发出访问存储器或i/o端口的地址信息。
在t2状态,cpu从总线上撤销地址,若为读周期发出“rd”控制信号,使数据/地址多路复用总线的低8位处于高阻抗状态,以便cpu有足够的时间从输出地址方式转变为输入数据方式,接着在t3~t4期间,cpu从总线上接收数据。若为写周期发出“wr”控制信号,由于输出数据和输出地址都是写总线过程,因而不需要缓冲时间,cpu在t2~t4期间把数据放到总线上。
在t3状态,数据/地址分时复用线的低8位上出现由cpu输出的数据或为cpu从存储器或i/o端口读入的数据。
在t4状态,8088完成数据传送,是控制信号变为无效,结束总线周期。