首页
阿Q吧
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
打开CAD时，出现：警告：打开过程中发现40个错误。我们建议你取消这次打开操作，并对该图形运行RECOVER
心脏术后肺部感染并发症有哪些？
任何题目都可以套的万能作文议论文素材
科目三如何才能及时纠正挂错挡
鼻窦炎服用那种抗生素药物？听说头孢类的不错，最好能说下药品的名称，求专业谢谢了。
中午睡完觉醒来后出了一身汗，这是为什么？
C1驾照，能开最大的哪款货车和卡车给个图片参考下？
江西人喜欢吃什么口味的菜饭
朋友们我想知道沈阳南湖公园那有什么好吃的可以同学聚会的地方
怎样纠正羽毛球击球点
