这个Verilog半加器描述中,为什么两个输出so,co出现在了always语句的敏感信号列表里,

2024-11-05 17:19:31
推荐回答(1个)
回答1:

1、去掉也可以,不会影响功能。
2、这卷子谁写的,语法不规范,写的还有错误。