首页
阿Q吧
>
Quartus中如何将verilogRTL语句生成门级电路网表?
Quartus中如何将verilogRTL语句生成门级电路网表?
2024-11-30 02:34:50
推荐回答（1个）
回答1：
小弟对这电路网这方便不精通 真不好意思··· 知道的话小弟全和你说了
相关问答
最新问答
新泺大街东口到济南火车西站怎么走
vivoe3手机为什么卡2不能用
我大学毕业已经6年了，没有报到证怎么办？
不知道为什么，觉得不和老公说句话，显得特别没礼貌！！！总是主动和他说话，我自己都觉得烦，可总是强迫
山东同圆建筑设计院哪个所比较好？最好详细描述一下，还有同圆的5所和青岛分院哪个好一点，谢谢好心人
发动机型号怎么看的ZS1115代表啥意思？
我有个武汉的朋友要过来玩，但是我只有一天时间陪他。我想去三峡人家，是不是办年卡去比较划算？
手机总是停止运行，并且一卸载软件必提示桌面停止运行
年度工作总结报告怎么写?
高质量小说推荐，不要小白，不要种马！修真玄幻武侠仙侠都行！（不要复制别人的答案来糊弄我，采纳推荐多
