首页
阿Q吧
>
verilog中的逻辑与（&&）在vhdl中怎么表示？
verilog中的逻辑与（&&）在vhdl中怎么表示？
2024-12-04 15:56:20
推荐回答（1个）
回答1：
都是and
1位和1位运算就是按位与
"00100" and"01001"出的结果就是按位与
vhdl这个没有分开
相关问答
最新问答
湖州湖东区域和东部新城什么区别？
升级不成功，请检查您是否开启TFTP服务器以及上传文件是否在相应目录下怎么升级路由器.详细点
怎样提高电容器电压，降低电容器的电流？
家里刚买的鹦鹉鱼身体发红而且有明显的红点是怎么回事
新组装的电脑噪音大是什么原因
2014年高考广州大学录取分数线是多少
和鳊鱼一样但鱼头和的鱼翅是朱红色的的这是什么鱼
问道游戏右下角的系统加锁了，我想取消加锁，怎么取消呀
Autocad中输出eps个时候，为什么出来的粗线都变成细线了？ 怎么原图导入ps里？截图这种方法就不用了。谢谢
跳绳是有氧运动吗..
