首页
阿Q吧
>
Verilog中，如何实现一个module调用另一个module中的reg变量？
Verilog中，如何实现一个module调用另一个module中的reg变量？
2024-11-03 02:32:34
推荐回答（2个）
回答1：
不能调用，只能拉到各自输入输出口再连接。
回答2：
module A ;
reg a;
endmodule
module top;
wire b;
A u_A();
assign b = u_A.a; // 这就是你要的
相关问答
最新问答
大概右眼远视200，200近视散光，左眼近视125，75度近视散光，应该配多少度的美瞳，急
每个部门的岗位职责是自己写，还是由人力资源部部给制定呢?岗位职责和规章制度是一个概念么？
鱼刺昨天中午扎到嗓子里了，今天一早醒来感觉不到了，但是偶尔还是使劲咽的时候感觉到刺痛，今天下午去医
LV是什么？为什么和日本有关？为什么很多人都想买它？
适合当铃声的日语歌
怎么解压PSP游戏？还有就是解压出来会出现两个文件夹！一个是PSP GAME还有就是UMD后面带BIN的文件夹！请问
一千瓦等于多少度电？？？
苹果手机漏电怎么办
高碑店东站到易县怎么走啊，在线等
没有信号怎样看电视剧和电影
