首页
阿Q吧
>
modelsim怎么查看编译错误
modelsim怎么查看编译错误
2024-11-29 20:33:58
推荐回答（1个）
回答1：
晕.Verilog就是一门语言.写好程序,编译,仿真,综合.... 编程可用UltraEdit 编译仿真可用Modelsim 综合就多了.如Syplify ISE Quartus等
相关问答
最新问答
青蛇小说txt全集免费下载
求完美国际怪物掉落物品
有一同事总是抢功，如何处理？
我想要一个带有自己女朋友名字的网名，就是带有“光”的，麻烦各位帮我想一个嘛
南非世界杯为什么没中国队
阿迪达斯清风跑鞋能清洗吗？
王者荣耀体验服注册上限怎么办？
什么牌子的隐形眼镜戴起来没啥感觉，我今天买了强生舒澈，看起来挺薄的却始终都有异物感，还不如舒晰厚一
卫生许可证过期怎么办
如图，我应经把各台交换机配置了静态路由 pc0跟pc1可以ping通 但r1 r2 r3上分别ping 不同网段 ping不通
