首页
阿Q吧
>
verilog里面这个符号是干啥的啊？
verilog里面这个符号是干啥的啊？
2024-12-03 05:48:02
推荐回答（2个）
回答1：
这是VHDL语言，不是Verilog HDL。就是在例化模块时，连接商品。
回答2：
这里是端口映射，例化模块时做连接用的
还有一种是case语句“执行”作用。
相关问答
最新问答
营销策略和盈利模式，商业模式是一个意思吗？
东软在天津有哪些事业部?
山东春季高考考上的大学不满意还能参加夏季高考，上夏季高考录取的大学吗
王力宏的《星座》 歌词
怎样辨别是否为法国原装进口红酒？
我和老婆离婚了我外面欠的外债老婆没有签字他是不是不用还
躺下来入睡前能不能冥想的？怎样的冥想方法更好？
xbox360 和女朋友一起玩的游戏有哪些？
校斗群帖子（全部）
奶结块了，有什么最快有效的方法消除吗？
