首页
阿Q吧
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
电脑备份，有什么好处。。又有什么坏处。
减肥的时候不可以吃烧烤吗？
招行信用卡网上支付算刷卡次数吗？
中国是世界文明的重要发源地之一，中国古代农业文明有着辉煌的历史。（本题9分）（1）、“中国人和水稻打
qq阅读怎么充钱充不了啊用的苹果5s
哪里有好看的佛教电影？
手机更新之后电话号码一个都没有了，怎么回事
发烧感冒喉咙痛不能吃什么,要多吃什么,怎么休养？
本人想利用周末两天去北京玩，麻烦北京的朋友帮忙计划下路线。
为什么MMA比赛中倒地者就成为了劣势？
