always@(data_in)
begin
tmp[0]<=tmp[1];
tmp[1]<=tmp[2];
tmp[2]<=data_in;
end
这个语句综合出来的电路应该是组合逻辑，由于没有时钟驱动，其本意应该是：每次data_in 变化，都执行以下语句，搂住可以看看综合后的电路，应该是data_in在DFF的q端，其他在D端，所以一个会驱动所有。
如果是有始终驱动，就以上语句就会有一个pipeline的结构去赋值了。
有问题在联系
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024